理解HyperFlex架構如何支持實現下一代高性能系統

時間：2024-06-15 21:10:03 電子信息工程畢業論文

　　高性能文件系統 (High Performance File System ，HPFS)，HPFS是Microsoft的LAN Manager中的文件系統，同時也是IBM的LAN Server和OS/2產品。在OS/2中，它就是HPFS，但是在LAN Manager和LAN Server產品中，它是HPFS386，這是HPFS的改進版本。HPFS提供了DOS文件系統中的文件分配表(FAT)所沒有的長文件名和性能增強特性。另外，HPSF還能訪問較大的硬盤驅動器，提供更多的組織特性并改善了文件系統的安全特性。HPFS386增加了對HPFS文件系統的32位訪問，另外還增加了容錯和安全性功能。

　　下一代高性能系統對帶寬的需求越來越大。為滿足這一需求，促使設計人員使用各種方法來優化其設計，提高時鐘頻率。雖然傳統的FPGA內核體系結構支持這些優化，但是，所能夠提高的頻率有限。與傳統的方法不同，Stratix10 FPGA和SoC使用HyperFlex新體系結構，內核時鐘頻率可達到前一代高性能FPGA的兩倍。

　　一、傳統FPGA架構的困惑

　　為滿足下一代高性能系統越來越高的帶寬要求，FPGA供應商一直在對其器件體系結構逐步進行改進。即使是采用了先進的體系結構，設計人員通常會使用非常寬的片內總線實現其設計。實際上，512、1024或者2048位寬的片內總線的應用越來越普遍了。

　　這一方法雖然提高了FPGA內核的數據吞吐量，但是寬總線占用了大量的架構資源，功耗也大。而且，隨著FPGA資源不斷被填滿，布線資源會出現擁塞，內核時鐘頻率會受限。

　　提高帶寬的另一方法是在使用最先進工藝節點制造的FPGA中實現設計，期望能夠受益干最新技術較高的晶體管開關速率。但是，隨著工藝尺寸的不斷減小，邏輯單元之間的互聯延時成為FPGA中總延時的主要因素，這限制了進一步提高晶體管開關速率。基本上，傳統的FPGA體系結構無法滿足未來的性能需求。

　　二、高性能系統對帶寬的需求

　　光傳送網(OTN)、固網、軍事和高性能計算應用對帶寬的需求越來越大。傳送大量數據的需求導致FPGA中的數據通路寬度越來越寬。通過布線體系結構傳送的數據量與所使用的走線數量和走線速度(fMAX)有關。能夠使用的走線數量取決于技術;與器件大小以及所采用技術的最小走線間距有關。

　　布線體系結構使用分層(例如，邏輯陣列模塊(LAB)中的本地布線，以及水平和垂直互聯導線的全局布線)和優化方法，提高了走線效率。但是，提高走線數量會增大芯片面積，也增大了功耗。走線速度與技術有關(走線上的RC延時)，受到FPGA體系結構和設計實現的影響。例如，對設計進行流水線處理會提高時鐘速率，而不會增加走線數量，在同樣的資源情況下，提高了帶寬。

　　三、高性能系統對效率的需求

　　當設計人員對設計進行流水線處理以提高性能時，他們會在設計中增加寄存器。傳統的構建寄存器查找表(LUT)對的方法意味著要犧牲邏輯以實現更多的流水線寄存器，所有現有FPGA內核體系結構中都有這些寄存器查找表對。采用傳統體系結構中的流水線需要信號輸入邏輯模塊然后再輸出，帶來了延時成本。結果是流水線方法的效果逐漸變差，特別是布線延時是總延時的主要因素。圖1顯示了采用傳統流水線之前和之后的實例，由于增加寄存器帶來的輸入和輸出走線導致延時增大。

　　四、高性能系統對提高時鐘的需求

　　隨著時鐘速率的提高，時鐘偏移也越來越重要了。傳統的FPGA內核體系結構重點放在平衡時鐘樹上，這能夠減小確定性偏移。這一方法對于500MHz以下的設計能夠很好的工作，但是要突破500MHz瓶頸，速度達到1GHz，那么則需要下一代時鐘解決方案。解決方案必須將時鐘本地化以減小本地差異和偏移，還能夠提供靈活的網絡，用于高性能設計中常用的大量的時鐘。

　　五、HyperFlex體系結構

　　為克服上述這些挑戰，Altera的Stratix 10 FPGA和SoC引入了全新的內核體系結構，即HyperFlex體系結構。創新的HyperFlex體系結構所實現的性能是以前無法想象的：內核性能是前一代高性能FPGA的兩倍。為發揮HyperFlex體系結構的優勢，用戶可以使用熟悉的方法：寄存器時序重排、流水線和設計優化。這些方法能夠加速傳統體系結構上的設計。但是，與HyperFlex體系結構相結合后，結果是，設計能夠以極快的速度運行，內核時鐘速率提升至高達1GHz。

　　Stratix10器件重新設計了內核體系結構，包括了更多的寄存器，即超級寄存器，分布在內核架構的各個地方。每一互聯布線段以及所有功能模塊的輸入上都有這些寄存器。超級寄存器提供了精細粒度解決方案，解決了怎樣提高帶寬和面積以及功效等問題。由于能夠輕松的訪問更多的寄存器，用戶可以對寄存器時序重排，以消除關鍵通路，對寄存器進行流水線處理，去掉布線延時，優化用戶的設計，實現理想性能。當采用超級寄存器實現這些方法時，所有FPGA邏輯資源都能夠用于實現邏輯功能，而不是犧牲用作直通單元以連接傳統的LUT寄存器。

　　為能夠跟上內核架構的高性能，重新設計了FPGA內核中的專用功能模塊――例如，M20K存儲器和浮點數字信號處理(DSP)模塊，以支持時鐘速率高達1GHz的操作。

　　為方便超級寄存器的使用，Quartus II軟件包括了超感知設計流程，提供：

　　布局布線后性能優化，加速了時序收斂。

　　超感知綜合和布局布線，提高了流水線效率。

　　快速前向編譯，提供了性能增強選擇。

　　為滿足對靈活的時鐘網絡的需求，Stratix 10 FPGA和SoC包括了可編程時鐘樹綜合功能。這一類似ASIC時鐘幫助降低了偏移和不確定性，而且可以智能的使能時鐘網絡分支，降低了功耗。

　　Stratix 10 FPGA和SoC使用了Intel的14nm三柵極(FinFET)工藝技術。HyperFlex新體系結構與業界領先的FinFET工藝技術相結合，與前一代高性能FPGA相比，Stratix10器件的內核性能提高了兩倍。

　　六、超級寄存器

　　從90 nm Stratix II FPGA開始，Altera就開始率先采用6輸入LUT降低關鍵通路深度。在28nm Stratix VFPGA，Altera引入了時間借用鎖存功能，對時鐘和數據信號自動進行微小的時序重排處理。

　　對于14nm Stratix 10器件，Altera引入了全新的“寄存器無處不在”內核體系結構，這一體系結構布滿了可旁路的時序重排和流水線寄存器。這一方法斷開了自適應邏輯模組(ALM)本身功能寄存器之間的關聯，使用了超級寄存器對關鍵通路進行時序重排和流水線處理，從而提高了設計效率。

　　HyperFlex體系結構可用于對高性能設計進行時序重排和流水線處理。所有布線段都有可選超級寄存器，構建到可編程布線復用器中，使得布線段能夠被寄存或者進行組合處理。如圖2所示，這些超級寄存器分布在內核架構的各個地方。在每一水平和垂直布線段的交叉點上，以小方塊表示超級寄存器。

　　采用這一體系結構，不再需要使用ALM來找到流水線寄存器。器件中的每一水平和垂直互聯線都含有超級寄存器，通過配置FPGA可以關斷或者打開它們。

　　超級寄存器是簡單的一路輸入一路輸出可旁路寄存器，輸入上沒有布線復用器。用戶可以通過配置比特來控制這些寄存器。其成本不高，不會明顯增加器件的硅片面積。由于超級寄存器在內核架構中無處不在，因此，設計人員不會受限于設計中寄存器的數量。可以根據需要對它們時序重排和流水線處理，不會占用額外的LAB資源。在很多情況下，使用布線中的超級寄存器來實現寄存器，而不是僅為了使用ALM的寄存器而部分占用ALM，因此，使用了較少的LAB資源。

　　七、HyperFlex的優點

　　由于互聯布線體系結構中含有超級寄存器，因此可以在布局布線之后優化時序，這不會改變設計的布線。Quartus II軟件在時序重排操作過程中，能夠很容易找到并使用超級寄存器。圖3對比了傳統的布線復用器和HyperFlex布線復用器，以及所包含的超級寄存器。

　　超級寄存器支持用戶充分發揮增強性能的傳統方法的優勢――時序重排、流水線和優化，以更新更好的方式實現。使用超級寄存器而不是ALM寄存器來實現時，這些方法被稱為超級時序重排、超級流水線和超級優化。表1總結了當順序使用這些方法時所提高的性能，其3個步驟使用HyperFlex體系結構提高了性能。

　　八、超級時序重排

　　在傳統的體系結構中，軟件通過找到附近未使用的ALM寄存器，使其含在電路中，進行時序重排。這一時序重排方法受限于ALM寄存器布局的粒度：

　　未使用的ALM所處的位置不一定方便，導致設計中出現額外的延時。

　　通過ALM連接至寄存器有布線延時開銷。

　　如果軟件嘗試對寬總線(512位、1024位，或者更寬)時序重排，那么時序重排需要大量的其他邏輯單元。

　　確定時序重排寄存器最佳位置所需要的算法比較難。

　　圖4顯示了傳統體系結構時序重排之前和之后的布線實例。

　　在HyperFlex內核新體系結構中，使用了超級寄存器來實現精細粒度超級時序重排。Quartus II軟件通過將寄存器移出邏輯單元，放到互聯中對通路時序重排。每一布線段上都有超級寄存器，因此，有很多可以使用的寄存器位置，方便了進行優化。

　　采用超級寄存器，時序重排粒度非常精細;每一段布線的延時，只有幾十皮秒。在傳統體系結構中，當嘗試確定時序重排寄存器位置時需要有所折中，如圖4所示，而這在HyperFlex體系結構中是不需要的。因此，在超級時序重排期間，可以很好的分開幾納秒長的通路，如圖5所示。

　　超級時序重排不會影響已有的LAB和ALM，意味著不需要漸進式布局或者布線，對編譯時間沒有很大的影響。對寄存器時序重排，布局布線之后，寄存器位置被推入到布線中能夠自然達到平衡的最終位置(見圖5)。

　　在傳統體系結構中，對于需要成百上千個額外的ALM才能達到時序重排而且通常需要大量重新布線的寬數據總線而言，這一特性具有很大的優勢。

　　九、超級流水線

　　傳統的流水線受困于和傳統時序重排遇到的同樣的難題，缺少寄存器粒度降低了優化的效率。

　　由于在設計開始時并不知道需要的流水線級數量以及其最優位置，因此，傳統的流水線本質上是一個迭代過程。所以，當流水線解決方案嘗試滿足性能目標時，必須對設計進行多次布局布線。圖6顯示了傳統流水線處理之前和之后的簡單實例。

　　當使用HyperFlex體系結構時，用戶可以使用超級寄存器，根據需要進行流水線處理，而且不會增大設計容量。這一過程稱為超級流水線。在很多情況下，使用大量寄存器的設計由于不需要“孤立”寄存器，因此，實現設計所需要的ALM數量減少了。

　　由于流水線的低成本，用戶可以盡量使用這一方法，特別是在數據通路和前饋邏輯中。圖7顯示了一個超級流水線的實例。

　　由于軟件能夠將寄存器移動到互聯中，自動對邏輯時序重排，因此，用戶只需要設定時鐘域輸入或者子設計引腳邏輯上所需要的流水線寄存器數量。Quartus II軟件能夠根據需要，在布局布線之后將寄存器移動到布線中，解決了傳統體系結構中存在的流水線多次迭代問題。當知識產權(IP)庫面向多個時鐘頻率(fMAX)時，在RTL中把寄存器放到一起也方便了對邏輯進行參數賦值。

　　十、超級優化

　　完成了超級時序重排和超級流水線之后，設計的某些部分的性能會非常好，而其他部分可能成為瓶頸，很難再提高性能。這些瓶頸可能是長反饋環或者復雜狀態機等電路，需要在每一時鐘周期進行評估。

　　提高設計性能一種常用的方法是優化設計中的某些部分。例如，具有長反饋環的設計會受限于最大頻率(fMAX)。重新設計電路，預先計算可能的反饋值，使用短反饋環在其中進行選擇，以提高頻率。采用超級寄存器，這一過程能夠實現的速率要高于傳統的體系結構，這是因為可以使用超級時序重排和超級流水線優化預計算通路。圖8顯示了一個超級優化的實例;進行香農分解(或者布爾因數分解)以縮短環路，從而提高最大頻率。一般而言，可以在控制環上進行這類優化，獲得的性能增益要遠遠超出實現因數分解所需要的額外邏輯帶來的面積成本代價。

　　十一、靈活的高速可編程時鐘樹綜合

　　高性能FPGA設計中的時鐘給設計人員帶來了很大的挑戰。傳統的FPGA有固定的全局時鐘樹網絡，設計用于支持大扇出、芯片級全局時鐘域。但是，在GHz性能，時鐘樹對靈活性的要求非常高。設計人員希望針對性能均衡和時鐘交叉建立時移時鐘，為速率匹配和系統電源管理生成動態選通時鐘。

　　為滿足這些需求，HyperFlex體系結構含有全新的時鐘結構，包括了經過預先布線的時鐘通路，設計的時鐘區域在其上進行綜合(常見于ASIC時鐘樹綜合)。這一結構能夠前所未有的靈活的建立小規模本地時鐘域。這還可以讓軟件管理偏移;利用好偏移，需要時降低偏移。此外，需要時，可以使用這一時鐘結構來綜合傳統的全局和局部均衡H樹時鐘，以便后向兼容。

　　Quartus II軟件管理可編程時鐘樹綜合;在布局布線期間，它以集成方式來綜合時鐘樹。

　　十二、更高的功效和效能

　　Stratix 10 FPGA和SoC的功耗比前幾代系列有很大的進步，主要是因為使用了Intel的14nm三柵極(FinFET)工藝技術來制造器件。而且，HyperFlex體系結構也極大的降低了功耗。性能越來越高的HyperFlex體系結構實現了1024比特數據通路，時鐘速率達到350MHz，512比特數據通路的時鐘速率達到700MHz。結果，適配到器件中的設計只占用了一半的器件。這種變化對動態功耗的影響不大，但是靜態功耗降低了一半，使用更小的器件，大幅度降低了成本。或者，設計人員可以自由的發揮性能優勢，部分用于提高時鐘速率，剩余的部分性能用于通過降低內核電源供電電壓或者使用速率等級較慢的器件來降低功耗。

　　不僅僅是通過提升內核的運行時鐘速率，HyperFlex體系結構能夠提供更多的性能優勢;很容易實現時序收斂，提高設計團隊的效能，縮短產品面市時間。

【理解HyperFlex架構如何支持實現下一代高性能系統】相關文章：

支持多系統網絡批量安裝的服務器實現03-08

如何實現金融系統聯網監控03-22

支持語音的教師上課點名系統的設計與實現DEPHI+SQL03-08

無線巡更系統技術的實現03-18

利用Directshow進行流媒體播放架構的研究與實現03-08

基于PQRM的PACS系統設計與實現03-07